近日，2019级博士生许绍显（导师廖小飞教授）的论文“MiCache: An MSHR-inclusive Non-blocking Cache Design for FPGAs”被 FPGA领域国际会议（The 32nd ACM/SIGDA International Symposium on Field-Programmable Gate Arrays，FPGA 2024）录用。
非阻塞缓存（Non-Blocking Cache）是降低未命中惩罚开销的有效手段，已被广泛应用于现代处理器中。非阻塞缓存通过缺失状态保存寄存器（Miss Status Holding Register，MSHR）记录未命中Cache的访存信息，因此能够继续处理后续访存请求而不产生停滞。论文观察到在处理现实数据集时，应用对于MSHR的需求是动态变化的，且Cache和MSHR在命中率/使用率上呈现出互补的特性。基于此，论文提出了一种Cache/MSHR共享存储空间的设计——MiCache。MiCache通过统一Cache和MSHR的格式，使得共享空间中的每个条目都能在Cache条目和MSHR条目间进行转换，实现了MSHR容量自适应。除此之外，MiCache通过构建高效的双流水线，实现了对应用发出的访存请求以及内存给出的回复进行并行处理。与现有设计相比，MiCache能够在同等Cache配置下节省约17%的片上存储资源，或者在消耗等量片上存储资源的情况下实现最高1.56倍的提升性能。且MiCache不需要对不同应用（或数据集）重配置MSHR容量以权衡资源开销和性能，避免了高昂的重配置和编译开销（通常需数小时）。
FPGA会议是FPGA相关技术领域的三大会议之一，于1993年创建，每年举办一次，旨在展现与FPGA技术相关的所有领域的最新进展。
（通讯员：许绍显）
