近日，第57届IEEE/ACM微架构国际研讨会（The 57th IEEE/ACM International Symposium on Microarchitecture）录用结果揭晓，实验室王庆刚博士和博士生余辉（导师张宇教授）的论文分别被录用。

王庆刚博士的论文题目为“A Scalable, Efficient, and Robust Dynamic Memory Management Library for HLS-based FPGAs”。高层次综合（High-level Synthesis，HLS）具有生产率高和易于使用的优点，为基于FPGA（Field-Programmable Gate Array）的加速器快速开发带来了便利。然而，由于缺乏对动态内存管理（Dynamic Memory Management，DMM）的支持，现有高层次综合工具的适用范围受到了限制。尽管最近已有研究提出了面向高层次综合的动态内存管理方案，但是我们发现目前还没有一个解决方案能够同时满足可扩展性（有效管理任何规模的存储空间）、高效性（尽可能低的内存分配延迟）和鲁棒性（尽可能低的内存分配失败率）的需求，限制了其实用性。为此，文章提出了一套“一石三鸟”的解决方案GraDMM —— 图计算驱动的高层次综合动态内存管理方法，其创造性地将内存分配转化成一系列图遍历操作，进而利用基于FPGA的图计算技术破解可扩展性、高效性和鲁棒性难题。相比于SOTA（Software-over-the-air）方案，GraDMM节省了56.71%的FPGA资源消耗、改善了78.94%的内存分配延迟并减少了10.71%的内存分配失败。

余辉的论文题目为“RAHP: A Redundancy-aware Accelerator for High-performance Hypergraph Neural Network”。超图神经网络（Hypergraph Neural Network，HyperGNN）凭借其强大的建模能力和灵活的表示方式，在处理复杂的高阶关系和复杂数据方面展现出了巨大的潜力。然而，现有方案采用顺序执行模型，即依赖超边和顶点索引进行规则的矩阵计算，从而导致冗余计算和不规则内存访问开销。为解决这些挑战，文章提出了一种高效的冗余感知加速器RAHP，用于高性能执行HyperGNN推理。具体而言，文章在加速器设计中引入了冗余感知异步执行方法，以减少大量冗余计算和片外内存访问。通过一种高效的图遍历方式来捕获多个超边之间的公共顶点，并实时同步其相关超边和顶点的计算。RAHP通过有效缓存公共顶点的中间结果，进一步减少了片外通信。相比于基于CPU和GPU的SOTA方案，RAHP分别实现了平均439.2倍和64.7倍的加速比，以及542.8倍和84.2倍的能效提升。

MICRO是计算机体系结构领域的顶级国际会议，也是中国计算机学会（CCF）推荐的A类会议。本届会议共收到497篇投稿，共录用113篇论文，录用率约为22.7%。

（通讯员：王庆刚、余辉）